Nein, ich habe sie mit Audiopaketen gesendet, aber die Auflösung ist auf 640 x 480 eingestellt, daher ist die Blende gerissen. Wenn kein Audiopaket vorhanden ist, ist die Sache einfach.
Verständlicherweise lassen Sie NES verweilen, damit er das richtige Timing erwischt.
Wenn Sie Ihren Snap-Code teilen, würde ich mich über Ihre Hilfe freuen.
Hallo, ich habe das kürzlich gebaut und es hat mir Spaß gemacht, aber ich scheine ein Problem zu haben, wenn ich versuche, eine .rom zu laden. Ich muss die SD-Karte zum Speicherort durchsuchen und dann manuell auswählen, sonst bekomme ich eine Fehlermeldung wie:
FLASH: Datei fehlt!
KICK31SD.ROM
Egal wo ich die ROM-Dateien oder Groß-/Kleinbuchstaben ablege, sie scheinen sie nie zu finden.
==== update ====
Sieht so aus, als hätte ich vergessen, Rom-Patches für v1.9 hochzuladen.
Der Amiga-Kern funktioniert mit 1.6-Patches, hat aber weniger RAM.
Ich werde in Kürze hochladen.
Vielen Dank für den schnellen Upload, es wird geschätzt.
Einige Fragen?
1 Ich habe Probleme mit Hängenbleiben beim Kopieren von Dateien von meinen 3.0- oder 3.1-Workbench-Datenträgern, wenn das System nach einem gültigen Workbench-Datenträger fragt. Es hängt für immer und beschädigt die Festplatte beim Zurücksetzen.
Ich habe festgestellt, Max Transfer ist nicht auf die empfohlenen Einstellungen eingestellt, könnte dies das Problem sein?
2, Ich besitze keine PS/2-Maus, nur eine Tastatur (manchmal navigieren). Ist es möglich, eine Amiga-Maus an einem DB9-Port zu verwenden?
Mikan 0.1.4 mit "auto switch"-Funktion. Dort, wo man die erste Diskette nach dem Zurücksetzen einlegt, wird DF0 erscheinen.
Damit der Switch ordnungsgemäß funktioniert, müssen beide Stationen RDY erzeugen.
LEDs für Stationen, die kein RDY-Signal erzeugen.
Ich habe die Gotek noch nicht getestet, ich warte auf neue Leiterplatten (vom Schaltplan oben), die einen etwas größeren Abstand der Anschlüsse haben.
@piotr_go Herzlichen Glückwunsch zum nächsten Teil des Projekts
Als absoluter Laie mit FPGA-Schaltungen habe ich ein paar Fragen, und ich bin noch vor dem Blinken der Diode Nehmen wir an, ich möchte DIY-a586 mit z. B. Tango Nano 9k laufen lassen, woher weiß ich, dass die FPGA-Daten ausreichen, um die gegebene Peripherie zu simulieren?
Ist jedes FPGA in der Lage, Übertragungsleitungen wie HDMI oder Displayport i2s auf seinen I/O-Ports zu simulieren, wenn es dafür keine dedizierten Funktionsblöcke gibt?
Was ist der Fall, wenn die Stapelverarbeitungsdatei, die beispielsweise unter XC6SLX9 geschrieben wurde, beispielsweise an Cyclone I/II/III oder andere übertragen wird?
Wonach sollte man sich bei der Auswahl eines bestimmten FPGAs wirklich richten, abgesehen von der Anzahl der LUT-Elemente?
Nach meiner Überprüfung befinden sich Schaltungen mit mehr als 25.000 logischen Einheiten normalerweise bereits in BGA-Gehäusen. Daher meine Frage, könnte es nicht möglich sein, Funktionsblöcke in kleinere FPGAs aufzuteilen? z. B. Tango Nano 9k nur für Grafik und andere kleinere für die CPU und andere Peripherie?
An welchen Bus sollten diese Schaltungen angeschlossen werden, damit alles richtig funktioniert?
woher weiß ich, dass die FPGA-Daten ausreichen, um die gegebene Peripherie zu simulieren?
Nur die Synthese gibt 100 % Gewissheit. Bei einem komplexen Design ist das schwer zu sagen. Bei CPLD könnte man es berechnen.
Hetii hat geschrieben:
Ist jedes FPGA in der Lage, Übertragungsleitungen wie HDMI oder Displayport i2s auf seinen I/O-Ports zu simulieren, wenn es dafür keine dedizierten Funktionsblöcke gibt?
Es müssen Serialisierer sein. Zu grosse Geschwindigkeit, um ohne sie auszukommen.
Hetii hat geschrieben:
Was ist der Fall, wenn die Stapelverarbeitungsdatei, die beispielsweise unter XC6SLX9 geschrieben wurde, beispielsweise an Cyclone I/II/III oder andere übertragen wird?
Man muss die speyifischen Blöcke für gegebene Schaltung neu schreiben. (PLL/IO/...)
Hetii hat geschrieben:
Wonach sollte man sich bei der Auswahl eines bestimmten FPGAs wirklich richten, abgesehen von der Anzahl der LUT-Elemente?
Geschwindigkeit, BRAM, Serialisierer...
Hetii hat geschrieben:
Schaltungen mit mehr als 25.000 logischen Einheiten normalerweise bereits in BGA-Gehäusen. Daher meine Frage, könnte es nicht möglich sein, Funktionsblöcke in kleinere FPGAs aufzuteilen?
Dann wird die Anzahl der IO zu einem Problem, und wir kehren zu BGA zurück [F]
